使用实例

高速2微米重布线层(RDL)检测技术

突破先进封装中的视觉挑战

随着已知良品芯片(KGD)成本攀升，重布线层(RDL)检测中的缺陷发现与误报控制已成为后端工艺的关键环节。当铜制RDL线宽缩小至2微米及以下时，多层材料堆叠引发的基板翘曲显著增加了检测复杂度，直接影响良率控制、成本管控及产品上市周期。本文案例展示了一种针对RDL检测的高性价比高速线扫描视觉方案。

现代RDL检测的应用要求

高密度RDL是先进封装的核心互连技术，广泛应用于FOWLP（晶圆级扇出封装）、FOPLP（面板级扇出封装）、2.5D/3D硅/玻璃中介层以及HBM（高带宽内存）与小芯片封装。这些应用对尺寸精度和可靠性提出了前所未有的要求。当前主流RDL技术已进阶至2/2微米及更小尺寸，扇出封装中4-5层铜结构已成为常态，尖端工艺甚至包含更多层数。
多层结构增加了检测复杂性：基板翘曲、铜晶粒噪声以及高分辨率扫描产生海量数据等问题，要求系统能为每个RDL层提供精确一致的成像。

攻克RDL检测中的关键视觉挑战

Line scan magnification lens detection capability comparison graph — Detection capability comparison for a line-scan magnification lens: At an f/3.2 aperture, black dot defects (pinholes) are detectable down to 1.2 µm, and white dot defects down to 2.0 µm.

生产节拍下的≤2微米特征分辨

根据奈奎斯特采样定理，解析2/2微米RDL图形中相邻铜线需要约0.87微米/像素的分辨率。虽然这种配置能提供理想图像质量，但高倍率会缩小视场并延长扫描时间。
更实用的方案是采用单像素检测技术——使最小关键特征由单个像素覆盖，并通过像素灰度差值(ΔDN)进行判别。例如使用3.5微米*3.5微米像元尺寸配合1.75倍放大倍率时，物方分辨率可达2.0微米/像素，可直接检测2微米RDL特征。通过量化特征尺寸与灰度差的关联性并设置合适检测阈值，即可实现缺陷与背景的分离。
如线形图所示，在f/3.2光圈下，黑点缺陷（针孔）检测能力可达1.2微米，白点缺陷（岛状残留）可检测至2.0微米。

想提升您的RDL检测水平？请咨询我们的专家。

High Cu graininess from the plating process is the main reason for false positive defects

抑制铜晶粒噪声干扰

电镀铜的多晶结构在高倍放大下易被误判为缺陷。本案采用分光镜同轴明场与可控暗场结合的照明方案，该同轴光源与镜头集成确保线扫描照明的稳定性与均匀性。在图像预处理阶段，通过形态学滤波与频域滤波抑制中低频纹理，同时保留高频边缘细节。
当噪声基底≤3 DN、均匀度变异≤2 DN、铜晶粒纹理对比度≤8 DN时，结合ΔDN=10的检测阈值与定向算法，可稳定检测2微米岛状缺陷与1.2微米针孔缺陷。针对严重晶粒或半透明介质层情况，可采用偏振同轴照明或荧光照明进一步提升检测稳定性。

保持跨层一致性

多层RDL检测中，层间光学特性差异、翘曲变形引发的对准误差、上层铜晶粒干扰等因素都会影响一致性。
解决方案包括：保持稳定的光学与照明架构（采用同轴明暗场切换、偏振或多波长照明），在成像阶段精确控制景深与分辨率；在算法层面实施特征分离滤波与多点非线性畸变补偿，并通过在线预处理维持跨层一致的噪声基底与对比度。

需要为每个RDL层实现稳定、可重复的成像效果？欢迎咨询。

Same-spec lenses can differ greatly in performance. In 5 µm line pair tests, Lens A shows higher contrast than Lens B, confirmed by the wider amplitude range of its profile (blue) compared to Lens B (red).

高速检测与曝光补偿的平衡

FOWLP与FOPLP检测需在控制误报的同时，从海量特征中识别2微米缺陷并保持高吞吐量。TDI（时间延迟积分）技术通过多行积分提升信噪比而不降低扫描速度，因而成为此类应用的标配方案。
但TDI集成需要超高速数据带宽、大视场光学与照明系统、精密同步机制和稳定机械结构，否则性能将受限必须通过系统级评估来确定TDI启用时机与集成方式，以平衡光学性能、节拍时间与数据处理能力，实现最优效能。

Hardware-accelerated real-time pre-processing for wafer inspection

硬件加速实时预处理

高速检测产生的海量数据流要求将关键预处理步骤植入硬件以减轻主机CPU负荷。集成FPGA的图像采集卡可在数据上传前执行噪声滤波、对比度增强和形态学操作。针对铜晶粒抑制，硬件滤波器可在平滑纹理的同时保留边缘细节，确保高速检测中的稳定性与一致性。
虽然预处理提升了二维检测稳定性，但当基板翘曲超出景深范围时，需要采用新策略。